一、考试内容
1、概述
数字系统模型、数字系统结构、数字系统设计方法
2、数字系统算法描述
算法流程图、算法状态机图(ASM图)
3.数字系统的硬件描述语言
VHDL或Verilog HDL的结构与要素，基本语法、组合逻辑、时序逻辑、有限状态机设计，以及其它功能模块如乘法器、DDS信号发生器等设计。
二、考试题型
概念题、分析论述题、设计题、作图题
三、考试形式
笔试、闭卷，考试时间为180分钟，试卷满分为100分。